# Searching PAJ

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-152640

(43)Date of publication of application: 18.06.1993

(51)Int.CI.

H01L 49/00

(21)Application number : 04-117521

(71)Applicant : KOBE STEEL LTD

(22)Date of filing:

11.05.1992

(72)Inventor: MIYATA KOICHI

**NISHIMURA KOZO** 

**KOBASHI KOJI** 

(30)Priority

Priority number: 03280518

Priority date : 30.09.1991

Priority country: JP

# (54) COLD CATHODE EMITTER ELEMENT

(57)Abstract:

PURPOSE: To obtain a cold cathode emitter, element the emitter section of which has a high heat resistance and dielectric strength, is less in deterioration of electron emission characteristics, and can be used under a high-power condition.

CONSTITUTION; An SiO2 film 2a having an opening is formed on a silicon substrate 1 and an extraction electrode 4 is formed on the film 2a. In addition, an emitter 3 is formed on the surface of the substrate 1 in the opening of the film 2a. The emitter 3 is composed of a semiconductor diamond.



**LEGAL STATUS** 

[Date of request for examination]

01.06.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration] [Date of final disposal for application]

[Patent number]

3255960

[Date of registration]

30.11.2001

Searching PAJ

→ FITZ

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-152640

(43)公開日 平成 5年(1993) 8月18日

(51)IntCl.5

 FΙ

技術表示箇所

HO1L 49/00

8728-4M

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特題平4-117521

(22)出顧日

(32)優先日

平成4年(1992)5月11日

(31)優先權主張番号 特顯平3-280518

符版平3-280518 平 3 (1991) 9 月30日

(33)優先権主張国

日本(JP)

(71)出題人 000001199

株式会社神戸製鋼所

兵庫県神戸市中央区脇浜町1丁目3番18号

(72)発明者 宮田 浩一

兵庫県神戸市西区高塚台1丁目5番5号

株式会社神戸製鋼所神戸総合技術研究所内

(72)発明者 西村 耕造

兵庫県神戸市西区高塚台1丁目5番5号

株式会社神戸製鋼所神戸総合技術研究所内

(72)発明者 小橋 宏司

兵庫県神戸市西区高塚台1丁目5番5号

株式会社神戸製鋼所神戸総合技術研究所內


(74)代理人 弁理士 酶卷 正意

# (54)【発明の名称】 冷陰極エミツタ案子

# (57)【要約】

【目的】 エミッタ部の耐熱性及び耐電圧が高く、使用 に伴う電子放射特性の劣化が少なくて、大電力で使用す ることが可能な冷陰極エミッタ素子を提供することを目 的とする。

【様成】 シリコン基板 1 上には、関口部が設けられた SiO。膜2 aが形成されており、このSiO,膜2 a 上には引き出し電極4が形成されている。また、前記開口部の基板表面上にはエミッタ3が形成されている。 このエミッタ3は、半導体ダイヤモンドにより構成されている。



**2**032/050

(2)

特期平5-152640

### 【特許請求の範囲】

【請求項1】 その表面から真空中に電子を放出するエ ミッタ部を備えた冷陰極エミッタ素子において、前記エ ミッタ部が半導体ダイヤモンドからなることを特徴とす る冷陰極エミッタ素子。

1

#### 【発明の詳細な説明】

[0001]

【盛業上の利用分野】本発明は真空マイクロエレクトロ ニクス技術を利用した整流素子、増幅素子及びディスプ レイ素子等の真空素子に適用可能な冷陰極エミッタ素子 10 に関する。

#### [0002]

【従来の技術】近年、半導体トランジスタ等の製造に使 用されている豫細加工技術を利用してミクロンサイズの 微小な真空素子を作製する技術が研究開発されている (伊藤順司、真空マイクロエレクトロニクス、応用物 理、第59卷、第2号、1990年発行)。

【0003】図12はとのような真空素子の1つである 真空3極管素子の一例を示す模式的断面図である。シリ 33が設けられており、前配開口部内において、円錐状 のエミッタ32が形成されている。また、開口部の周囲 の絶縁膜33上にはゲート34が配設されており、この ゲート34から若干悶離してアノード35が配置されて いる。

【0004】とのように構成された真空3極管案子を真 空中におき、エミッタ32、ゲート34及びアノード3 5に夫々所定の電圧を印加すると、エミッタ32の先端 から真空中に電子が放出される。との放出された電子 は、図中矢印で示すような軌道を通ってアノード35に 30 到達する。との真空3極管素子では、電子が真空中を移 動するため、電子が固体中を移動する場合(例えば、半 導体トランジスタ等の場合) に比して、電子の移動速度 を原理的には約1000倍に高めることが可能である。即 ち、冷陰極エミッタ素子を用いた整流素子及びトランジ スタ等は超高速動作が可能である。また、エミッタを蛍 光板に対向させて配置することにより、光ディスプレイ を構成することもできる。

【0005】図13(a)乃至(c)は冷陰極エミッタ **素子の製造方法の一例を工程順に示す断面図である。先 40** ず、図13 (a) に示すように、基板31上に絶縁膜 〈例えば、Si〇ュ膜〉33、Mo膜36及びA I 膜3 7を順次積層形成し、A1胰37の表面から基板31の 表面に到達するピンホールを形成する。

【0006】次に、図13(b)に示すように、全面に Moを真空蒸留する。そうすると、ピンホール内のシリ コン基板31上にMoが円錐状に堆積し、AI膜37上 には、Moが徐々にピンホールを閉塞するように堆積し ていく。即ち、とのA1膜37上に堆積されたMo膜3 8の膜厚の増加に伴って、ピンホールの直径が減少し、

やがてビンホールが塞がってしまう。また、ピンホール 内の基板31上には、Moからなる円錐状のエミッタ3 2が形成される。

【0007】次いで、図13(c)に示すように、Mo 膜38及びA1膜37を除去する。とのようにして冷陰 極エミッタが完成する。

【0008】図14 (a) 乃至(c) は、冷陰極エミッ タ累子の他の製造方法を工程順に示す断面図である。先 ず、図14(a)に示すように、シリコン基板31の (100) 面上に、SiO,又はSiN等のエッチング<sup>2</sup> マスク39を選択的に形成する。

【0009】次に、図14(b)に示すように、エッチ ング液(KOH、イソプロピルアルコール(IPA)及 びH、〇の混合溶液)により、シリコン基板31に対し て具方性エッチングを施す。これにより、エッチングマ スク38の下方にシリコンからなるエミッタ32が形成 される。

【0010】次いで、図14(c)に示すように、エッ チングマスク39を取り除いた後、エミッタ32の周囲 コン基板31上には選択的に開口部が設けられた絶縁膜 20 に絶縁膜33を形成し、この絶縁膜33上に引き出し電 極40を形成する。とのようにして、冷陰極エミッタ素 子が完成する。

> 【0011】図15は電界放射エミッタを使用した開放 構造のキャビティをもつ機型真空3極管素子を示す模式 的断面図である。図12に示す構造の冷陰極エミッタ素 子では、ゲート34及びアノード35がエミッタ32の 周囲に平面的に配置されているのに対し、図15に示す **鱵型真空3極實素子では、ゲート34及びアノード35** が絶縁順33を介して立体的に配置されている。

【0012】図16 (a) 乃至 (e) はこの縦型真空3 極管素子の製造方法を工程順に示す断面図である。先 ず、図16(a)に示すように、シリコン基板31の (100)面上に絶縁膜(例えば、SiN膜)33を例 えば4μmの厚さで形成する。

【0013】次に、図16(b)に示すように、絶縁膜 33上にレジスト41を選択的に形成し、とのレジスト 41をマスクとして絶縁膜33を選択的にエッチング除 去する。

【0014】次に、図16 (c)に示すように、絶縁膜 33をマスクとしてシリコン基板31に対し異方性エッ チングを施す。これにより、円錐状をなすエミッタ32 が形成される。

【0015】次に、図16(d)に示すように、全面に 絶縁度(例えば、Si〇ュ膜)42を形成し、更に電極 膜43、絶縁膜(例えば、Si〇ュ膜)44及び電極膜 45を順次形成する。

【0018】次いで、図16(e)に示すように、エミ ッタ32上の絶縁膜42、絶縁膜33、電極膜43、絶 縁膜44及び電極膜45を選択的に除去する。とれによ

50 り、縦型真空3極管素子が完成する。

(3)

特別平5-152640

3

#### [0017]

【発明が解決しようとする課題】しかしながら、上述したように、従来の冷陰極エミッタ素子においては、一般的にエミッタの様成材料としてシリコン、タングステン、又はモリブデンが使用されている。このため、素子動作中に発生する熱によりエミッタ先端の曲率が大きくなったり、表面が酸化されることにより、電子放射特性が急速に劣化する。このため、従来の冷陰極エミッタ素子においては、寿命が短く、大電力動作に耐えられず、実用化が極めて困難であるという問題点がある。

【0018】本発明はかかる問題点に鑑みてなされたものであって、電子放射特性の劣化を回避できると共に、 大電力で動作させるととが可能な冷陰極エミッタ素子を 提供するととを目的とする。

# [0019]

【課題を解決するための手段】本発明に係る冷陰極エミッタ素子は、その表面から真空中に電子を放出するエミッタ部を備えた冷陰極エミッタ素子において、前記エミッタ部が半導体ダイヤモンドからなることを特徴とする。

# [0020]

【作用】本発明においては、電子を放出するエミッタ部が半導体ダイヤモンドからなる。ダイヤモンドは耐熱性及び耐電圧が高いため、本発明に係る冷陰極エミッタ素子はエミッタ部の先端形状の変化が少なく、寿命が長いと共に電子放射特性の劣化が抑制される。また、本発明に係る冷陰極エミッタ素子は、エミッタ部に高電圧を印加することができるため、大電流で動作させることができる。更に、ダイヤモンドの(111)結晶面においては、真空準位が伝導帯よりも下方にある。このため、ダイヤモンドは電子を伝導帯に一旦励起すれば、電子が真空中に自然に放出されるという特性がある。このような特性は他の材料では見られず、ダイヤモンドは冷陰極エミッタ素子のエミッタ部構成材料として極めて適している。従って、本発明に係る冷陰極エミッタ素子は、電子放射特性が極めて優れている。

【0021】なお、ダイヤモンドは、気相合成により基板上に比較的容易に成長させるととができる。また、シリコン表面は約200°Cで変質したり表面構造が変質して劣化するのに対し、ダイヤモンドは600°C以上でも変化40しないという長所がある。従って、通常、ダイヤモンドを成長させる基板としてシリコンウェハを用いるが、例えばシリコンウェハ上に半導体ダイヤモンド薄膜を被覆する等の方法により、冷陰極エミッタ素子の耐熱性を向上させることができる。更に、絶縁膜として、通常使用されるSiO。薄膜に替えて絶縁性ダイヤモンド薄膜を使用すれば、冷陰極エミッタ素子の耐熱性をより一層向上させることができると共に、高周波特性を向上させることができる。

# [0022]

【実施例】次に、本発明の実施例について添付の図面を 参照して説明する。

→ FITZ

【0023】図1は本発明の第1の実施例に係る冷陰極エミッタ素子を示す模式的断面図である。低抵抗シリコン基板1上には関口部が選択的に設けられたSiO。膜2aが形成されており、前配閉口部の基板1上には半導体ダイヤモンドからなるエミッタ3が設けられている。また、SiO。膜2a上にはタングステン(W)からなる引き出し電極4が形成されている。

【0024】本実施例においては、エミッタ3が半導体 ダイヤモンドからなるため、エミッタ3の耐熱性が高 く、素子の動作中にエミッタ先端部の曲率が大きくなる ことを抑制することができて、電子放射特性の劣化を回 避することができる。また、ダイヤモンドはSi等に比 して耐電圧が高いため、本実施例に係る冷陰極エミッタ 素子は、従来に比して大電力動作が可能である。

【0025】次に、本実施例に係る冷陰極エミッタ素子の製造方法について説明する。先ず、シリコン基板1上にボロン(B)をドーピングした半導体ダイヤモンド粒20 子を選択的に成長させて、エミッタ3を形成する。次に、フォトリソグラフィー技術を使用して、エミッタ形成領域を除く基板1上にSiO1 膜2aを形成する。次いで、エミッタ3の周囲のSiO1 膜2a上に、引き出し電極4としてタングステン薄膜を形成する。これにより、本実施例に係る冷陰極エミッタ素子が完成する。

と共に電子放射特性の劣化が抑制される。また、本発明 に係る冷陰極エミッタ素子は、エミッタ部に高電圧を印 加することができるため、大電流で動作させることがで きる。更に、ダイヤモンドの( $1\,1\,1$ )結晶面において は、真空単位が伝導帯よりも下方にある。このため、ダ 30 イヤモンドは電子を伝導帯に一旦励起すれば、電子が真

【0027】図2は本発明の第2の実施例に係る冷陰極エミッタ素子を示す模式的断面図である。本実施例が第1の実施例と異なる点はSiO, 膜2aに替えて絶縁性ダイヤモンド膜2bが形成されていることにあり、その他の構成は基本的には第1の実施例と同様であるので、図2において図1と同一物には同一符号を付してその詳細な説明は省略する。

【0028】本実施例においては、エミッタ3と引き出し電極4とを電気的に絶縁する絶縁膜として、絶縁性ダイヤモンド膜2bが設けられている。これにより、本実施例に係る冷陰極エミッタ素子は、第1の実施例の冷陰極エミッタ素子に比して耐熱性が高いと共に高周波特性が優れているという効果を得ることができる。

【0029】本実施例に係る冷陰極エミッタ素子を実際に製造した。との場合に、キャビティの直径は約8μm、深さは約3μm、エミッタ3の直径は約1μmである。そして、真空中で基板1を介してエミッタ3に 300 Vの負電圧を印加した。その結果、素子には約2mAの

50 電流が流れた。

(4)

10

岡部国際特許事務

特期平5-152640

【0030】図3は本発明の第3の実施例に係る冷陰極 エミッタ素子を示す模式的断面図である。低抵抗シリコ ン基板1上には半導体ダイヤモンド膜5が形成されてい る。との半導体ダイヤモンド膜5上には開口部が選択的 に設けられた絶縁膜2が形成されており、前記開□部の **基板1上には半導体ダイヤモンドからなるエミッタ3が** 設けられている。なお、絶縁膜2は、例えばSiO、膜 でもよく、絶縁性ダイヤモンド膜でもよい。また、絶縁 膜2上にはタングステンからなる引き出し電極4が形成 されている。

【0031】シリコンは約200°Cの温度で表面構造が変 質又は変化するのに対し、ダイヤモンドは 600℃以上の 温度でもその表面構造が変化しない。従って、本実施例 においては、第1の実施例に比して耐熱性が高いという 効果を得ることができる。

【0032】本実施例に係る冷陰極エミッタ素子を実際 に製造し、真空中で基板を介してエミッタ3k 300Vの 負電圧を印加した。但し、キャピティの直径は8 um、 深さは3 μm、エミッタ3の直径は約1 μmである。そ の結果、素子には約2mAの電流が流れた。

【0033】図4は本発明の第4の実施例に係る冷陰極 エミッタ素子を示す模式的断面図である。 基板 1 はS i O、又はSi、Na等の耐熱性が高い絶縁材料からな る。との基板 1 上には半導体ダイヤモンド膜 5 が形成さ れている。また、この半導体ダイヤモンド膜5上には、 選択的に開口部が設けられた絶縁度2が形成されてい る。この絶縁膜2は、例えば5iOz膜でもよく、絶縁 性ダイヤモンド膜でもよい。この絶縁膜2上には、引き 出し電極4としての金属膜が形成されている。また、半 導体ダイヤモンド膜5上にも電極8が選択的に形成され 30 射特性が優れているという長所がある。 ている。

【0034】本実施例においては、基板1が、耐熱性が 高いSiO、又はSi、N、等からなるため、第3の実 施例に比してより一層耐熱性が優れているという効果を 得ることができる。

【0035】図5は本発明を擬型真空3極管素子に適用 した第5の実施例を示す模式的断面図である。低抵抗シ リコン基板 1 上には所定の開口部が設けられた絶縁膜 7 が形成されている。そして、この関口部の基板1上には 半導体ダイヤモンドからなるエミッタ3が形成されてい 40 る。また、絶縁膜7上にはゲート8が形成されており、 このゲート8上には絶縁膜9が形成されている。更に、 との絶縁膜9上にはドレイン10が形成されている。

【0036】本実施例においては、エミッタ3が半導体 ダイヤモンドからなるため、図15に示す従来の模型真 空3 極管素子に比して、電子放射特性の劣化が少なく、 高寿命であると共に、大電力で動作させることが可能で

【0037】なお、前述の第3及び第4の実施例と同様 化、基板上に半導体ダイヤモンドを形成し、との半導体 50 【0045】その後、図9 (c) に示すように、レジス

ダイヤモンド上にエミッタ及び絶縁護等を形成すること により、本実施例の冷陸極エミッタ素子の耐熱性を向上 させることが可能である。また、絶縁膜7、9として絶 緑性ダイヤモンドを使用することにより、耐熱性をより -層向上させることができる。

【0038】図6(a)は本発明を平面型真空3極管案 子に適用した第6の実施例を示す平面図、図6(b)は 同じくその断面図である。絶縁基板1上にはゲート15/ が帯状に形成されており、とのゲート15を挟むように してダイヤモンド膜11(絶縁体)及びドレイン14が 配設されている。また、ダイヤモンド膜11上にはエミ ッタとしての半導体ダイヤモンド膜12が形成されてお り、この半導体ダイヤモンド膜12上にはソース電極1 3が形成されている。

【0039】本実施例においては、真空中でソース電極 13、ゲート15及びドレイン14に夫々所定の電圧を 印加すると、半導体ダイヤモンド膜12から基板表面に 沿う方向に電子が放出される。本実施例においても、第 Bの実施例と同様の効果を得ることができる。

【0040】図7は本発明の第7の実施例を示す平面図 である。本実施例が第6の実施例と異なる点は、上面視 で半導体ダイヤモンド膜12aが櫛形に形成されている ことにあり、その他の構成は基本的には第6の実施例と |同様であるので、図7において図6と同一物には同一符 |号を付してその詳細な説明は省略する。

【0041】本実施例においては、半導体ダイヤモンド 膜(エミッタ)12aが平面視で櫛形に形成されてお り、その先端部分に電界が集中するため、第8の実施例 に比して、エミッタから電子が放出されやすく、電界放

【0042】図8は本発明の第8の実施例に係る真空3 極管索子を示す平面図である。基板1上の所定領域には エミッタとしての半導体ダイヤモンド膜12bが円形状 に形成されている。また、この半導体ダイヤモンド膜1 2 b上にはソース電極13 a が形成されている。そし て、半導体ダイヤモンド膜12bを囲むようにしてゲー ト15aが配設されており、このゲート15aの周囲に はドレイン14aが設けられている。本実施例において も、第6の実施例と同様の効果を得ることができる。

【0043】図9(a)乃至(d)は本発明の第8の実 施例に係る冷陰極エミッタ素子の製造方法を工程順に示 す断面図である。との図9を参照して本実施例の冷陰極 エミッタ素子の製造方法について説明する。先ず、図日 (a) に示すように、低抵抗Si基板21の上に半導体 ダイヤモンド膜22を気相合成法によって合成する。

【0044】その後、図9(b)に示すように、絶縁膜 23 (例えば、SiO<sub>2</sub>膜) を一様に約2ミクロンの厚 さで合成した後、金属電極(アノード)25を絶縁膜2 3上に積層する。

~ \*(E)

Ø 034/050

\*2

FIG. 6a is a plan view of a planar vacuum triode element according to sixth example of the present invention, and FIG. 6b is a cross-sectional view of FIG. 6a. In this example, a strip-like gate electrode 15 is formed on an insulating substrate 1, and a diamond film 11 (insulating) and a drain electrode 14 are disposed in such a manner as to put the gate electrode 15 therebetween. Also, a semiconducting diamond film 12 as an emitter is formed on the diamond film 11, and a source electrode 13 is formed on the semiconducting film 12.

In this example, when the specified voltages are applied to the source electrode 13, the gate electrode 15 and the drain electrode 14, electrons are emitted from the semiconducting diamond film 12 in the direction along the substrate surface. The same effect as in Example 6 can be obtained in this example.

FIG. 7 is a plan view of a planar vacuum triode element according to seventh example of the present invention. This example is substantially similar to Example 6, except that a semiconducting diamond film 12a is formed into a comb-shape as seen from the top. Accordingly, in FIG. 7, parts corresponding to those previously described in FIG. 6 are indicated at the same numerals and the explanation thereof is omitted.

(5)

特開平5-152640

Ø 036/050

電子を放出する部分であるエミッタ部が半導体ダイヤモ

ト膜28を形成した後、フォトリソグラフィーにより、 レジスト膜26に直径又は1辺長が約1.5μmの円形又 は矩形の穴27を開け、との穴27を通して金属電極2 5及び絶縁膜23を選択的にエッチングする。

【0048】その後、図9 (d) に示すように、マスク に使用したフォトレジスト28を取り除くと、冷陰極素 子が完成する。本実施例では、図示したように、多結晶 気相合成ダイヤモンド膜22の表面が尖っているため、 実施例1万至5のように、選択成長でダイヤモンドエミ ッタ部を形成する必要がない。

【0047】このようにして製造した冷陰極エミック素 子においては、真空中でアノードに対しSi基板21に 30Vの負電圧を印加することにより、約2mAの電流が 観測された。

【0048】図10は本発明の第10の実施例に係る冷 陰極エミッタ素子を示す断面図である。基板21はSi O.若しくはSi,N.等の耐熱性が高い絶縁基板からな る。この基板21上には半導体ダイヤモンド膜22が形 成されている。また、との半導体ダイヤモンド膜22上 されている。との絶縁膜23上には、金属膜からなる引 き出し電極25が形成されている。更に、半導体ダイヤ モンド膜22の絶縁膜23が形成されていない部分の上 には電極24が選択的に且つダイヤモンド膜22に電気 的に接触して形成されている。

【0049】本実施例においては、真空雰囲気下で引き 出し電極25と電極24との間に、電極24が負になる 電圧を印加すると、開口部28内において、ダイヤモン ド膜22と引き出し電極25との間で電子が真空中を移 動し、冷陰極エミッタ素子が所定の動作を行う。

【0050】図11は本発明を縦型真空3極管素子に適 用した第11の実施例を示す模式的断面図である。低抵 抗シリコン基板21上には半導体ダイヤモンド膜22が 形成されており、その上に開口部28を持つ絶縁膜23 aが形成されている。絶縁膜23a上にはゲート29が 積層形成されており、とのゲート29上には絶縁膜29 bが形成されている。更に、との絶縁膜23b上にはド レイン25が積層形成されている。

【0051】本実施例においては、エミッタがダイヤモ ンドからなるため、図15に示す従来の模型真空3極管 40 図である。 素子に比して、電子放射特性の劣化が少なく、高寿命で あると共に、大電力で動作させることが可能である。

【0052】なお、前述の第10の実施例と同様に、S iO,又はSi,N,等の絶縁基板上に半導体ダイヤモン ドを形成し、この半導体ダイヤモンド上に選択的にカソ ードの金属電極を形成して縦型真空3極管素子を作製す ることにより、耐熱性をより一層向上させることができ る。

# [0053]

【発明の効果】以上説明したように本発明においては、

ンドからなるため、エミッタ部の耐熱性及び耐電圧が高 い。とのため、本発明に係る冷陰極エミッタ素子は、使 用に伴うエミッタ先端部の形状の変化が抑制されて電子 放射特性の劣化が少ない。また、大電流で使用すること も可能である。従って、本発明は真空マイクロエレクト ロニクス技術の向上に極めて有用である。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例に係る冷陰極エミッタ素 10 子を示す模式的断面図である。

【図2】本発明の第2の実施例に係る冷陰極エミッタ素 子を示す模式的断面図である。

【図3】本発明の第3の実施例に係る冷陰極エミッタ素 子を示す模式的断面図である。

【図4】本発明の第4の実施例に係る冷陰極エミッタ素 子を示す模式的断面図である。

【図5】本発明を縦型真空3極管索子に適用した第5の 実施例を示す模式的断面図である。

【図6】(a)は本発明を平面型真空3極管素子に適用 には選択的に開口部28が設けられた絶縁膜23が形成 20 した第8の実施例を示す平面図、(b)は同じくその断 面図である。

【図7】本発明の第7の実施例を示す平面図である。

【図B】本発明の第8の実施例に係る真空3極管素子を 示す平面図である。

【図9】本発明の第Bの実施例に係る冷陰極エミッタ素 子の製造方法を工程順に示す断面図である。

【図10】本発明の第10の実施例に係る冷陰極エミッ タ柔子を示す断面図である。

【図11】本発明の第11の実施例に係る真空3極管素 30 子を示す模式的断面図である。

【図12】従来の真空3極管素子の一例を示す模式的断 面図である。

【図13】(a)乃至(c)は図12に示す冷陰極エミ ッタ素子の製造方法の一例を工程順に示す断面図であ

【図14】(a)乃至(c)は冷陰極エミッタ素子の他 の製造方法を工程順に示す断面図である。

【図15】電界放射エミッタを用いた開放構造のキャビ ティを持つ従来の縦型真空3極管素子を示す模式的断面

【図16】(a)乃至(e)は縦型真空3極管素子の製 造方法を工程順に示す断面図である。

#### 【符号の説明】

1,21,31;基板


2a;SiOi膜

2b;絶縁性ダイヤモンド膜

3. 32:エミッタ

4,25,40:引き出し電極

5, 12, 12a, 12b, 22;半導体ダイヤモンド



(7)

特開平5-152640

